📖 Система автоматического синтеза конечных автоматов. Использование VHDL для синтеза схем.

Описывается система автоматического синтеза конечных автоматов, позволяющая синтезировать схему автомата по заданной блок-схеме алгоритма, который должен реализовываться этим автоматом. Схема автомата создается средствами системы LabVIEW и описывается на языке VHDL. Предполагается, что схема на VHDL в последующем поступает на вход САПР для реализации в виде микросхемы. В процессе синтеза автомата производится оптимизация схемы, исходя из требований минимизации сложности.